

## ΗΥ425 - Αρχιτεκτονική Υπολογιστών

Μικροαρχιτεκτονική Επεζεργαστών Υπερχλίμακας

βασισμένο στην δημοσίευση:

**J. E. Smith and G. S. Sohi, The Microarchitecture of Superscalar Processors, Proceedings of the IEEE, vol. 83, pp. 1609–1624, Dec. 1995.**


X. Σωτηρίου

11 Δεκεμβρίου 2001


## Στοιχεία Επεξεργαστών Τυψηλής Απόδοσης

- στρατηγική ανάγνωσης (*IF*) πολλαπλών εντολών που συνδιάζεται με πρόβλεψη βρόχων.
- μέθοδοι ανάλυσης αληθινών εξαρτήσεων μεταξύ καταχωρητών και μηχανισμού επικοινωνίας αυτών.
- μέθοδοι έκδοσης πολλαπλών εντολών παράλληλα.
- υποστήριξη παράλληλης εκτέλεσης πολλαπλών εντολών· πολλαπλές λειτουργικές μονάδες και ιεραρχίες μνήμης πολλαπλών ταυτόχρονων προσβάσεων.
- μέθοδοι χειρισμού εξαρτήσεων μνήμης - μεταξύ εντολών *load* και *store*.
- μέθοδοι για σωστή δέσμευση των αποτελεσμάτων των εντολών· μηχανισμοί που δίνουν την εξετασική εντύπωση της ακολουθικούς εκτέλεσης.

## Μοντέλο Εκτέλεσης Πολλαπλής Εκδοσης



## Οργάνωση Επεξεργαστή Υπερκλίμακας



## Ανάγνωση Εντολής - *Instruction Fetch*

- Έπαρξη *cache* εντολών.
- ανάγνωση πολλαπλών εντολών ανα κύκλο από το *cache*.
- μείωση καθυστερήσεων λόγω αστοχίας στο *cache* - *instruction buffer*.
- γρήγορη αναγνώριση εντολών αλλαγής *PC*.
- πρόγνωση αποτελέσματος και υπολογισμός διεύθυνσης βρόχου:
  - σπασική πρόγνωση - βοήθεια από *compiler*.
  - δυναμική πρόγνωση - *branch prediction table*.

## Αποκωδικοποίηση, Μετονομασία και Αποστολή

- κατασκευή τριάδας: λειτουργία, δρώμενα, αποτέλεσμα.
- ανάλυση κινδύνων και αποστολή σε σταθμούς για αργότερη έκδοση σε Λ.Μ. και εκτέλεση.
- μετονομασία αφαιρεί εξαρτήσεις *WAR* και *WAW*.
- αντιστοιχία από λογικούς σε φυσικούς καταχωρητές.
- η τιμή ενός καταχωρητή βρίσκεται στο Α.Κ. ή στην ουρά σειράς.

## Διαδικασία Μετονομασίας

*before:* add r3,r3,4      *after:* add R2,R1,4

*mapping table:*

r0	R8
r1	R7
r2	R5
r3	R1
r4	R9

*mapping table:*

r0	R8
r1	R7
r2	R5
r3	R2
r4	R9


*free list:*

R2 R6 R13

*free list:*

R6 R13

## Ουρά Σειράς - Reorder Buffer



## Διαδικασία Μετονομασίας με Ουρά Σειράς

*before:* add r3,r3,4      *after:* add r3, rob6, 4  
(rob8)

*mapping table:*

r0	-	r0
r1	-	r1
r2	-	r2
r3	rob6	-
r4	r4	-

*mapping table:*

r0	-	r0
r1	-	r1
r2	-	r2
r3	rob8	-
r4	r4	-



*reorder buffer:*

7	6
---	---

*reorder buffer:*

0
---

  
*(partial)*      →      *(partial)* →      

8	7	6
---	---	---


*reorder buffer:*

0
---


## Έκδοση και Παράλληλη Εκτέλεση

- Η έκδοση εντολών ελέγχει την διαθεσιμότητα των δρώμενων.
- αυτή είναι το επίκεντρο των αρχιτεκτονικών υπερκλίμακας και περιλαμβάνει το παρόθυρο, εκτέλεσης.
- η έκδοση εξαρτάται και από την διαθεσιμότητα χώρου στην εκτέλεση.
- πρίν τις μονάδες εκτέλεσης υπάρχουν ουρές εντολών.


## Οργάνωση έκδοσης με Ουρές



a) Single, shared queue



b) Multiple queues; one per instruction type



c) Multiple reservation stations; one per instruction type

## Παράδειγμα Προγράμματος

σε C:

```
for (i=0; i<last; i++) {  
    if (a[i] > a[i+1]) {  
        temp = a[i];  
        a[i] = a[i+1];  
        a[i+1] = temp;  
        change++;  
    }  
}
```

# Παράδειγμα Προγράμματος

σε Assembly:


```

L2:
move    r3, r7      #r3->a[i]
lw      r8, (r3)    #load a[i]
add    r3, r3, 4    #r3->a[i+1]
lw      r9, (r3)    #load a[i+1]
ble   r8, r9, L3    #branch a[i]>a[i+1]

move   r3, r7      #r3->a[i]
sw     r9, (r3)    #store a[i]
add   r3, r3, 4    #r3->a[i+1]
sw     r8, (r3)    #store a[i+1]
add   r5, r5, 1    #change++
L3:
add   r6, r6, 1    #i++
add   r7, r7, 4    #r4->a[i]
blt   r6, r4, L2    #branch i<last

```

## Δρομολόγηση Εκτέλεσης Παραδείγματος




## Χειρισμός Λειτουργιών Μνήμης

- σε μοντέρνα RISC σύνολα εντολών υπάρχουν ειδικές εντολές πρόσβασης μνήμης - *load, store*.
- επεξεργαστές χρησιμοποιούν τεραρχία μνήμης, συνήθως 2 *cache*, σνα *on-chip* και ένα *off-chip*.
- για κάθε λειτουργία μνήμης η διεύθυνση πρέπει να υπολογιστεί.
- επιπλέον, η διεύθυνση που παράγεται πιθανώς πρέπει να μεταφραστεί σε φυσική διεύθυνση μέσω ενός *TLB*.


## Χειρισμός Λειτουργιών Μυήμης

- Οι ενεργές εντολές μυήμης κρατώνται σε κάποιο χώρο.
- Η πρόσβαση στα χαμηλά επίπεδα (πρώτο *cache*) συνήθως έχει πολλαπλές πόρτες.
- επίσεις μοντέρνοι επεξεργαστές υποστηρίζουν *non-blocking*, δηλαδή την εξ-υπηρέτηση εντολών μυήμης μετά από *miss*.
- κίνδυνοι μυήμης (για εκτέλεση εκτός σειράς) αναγνωρίζονται από τις ουρές μνήμης.


Ουρές Μνήμης - *Store Buffers*

## Δέσμευση Κατάστασης Εντολής - *Instruction Commitment*

- το τελευταίο σπάδιο.
- η εντολή αποσύρεται και το αποτέλεσμα της επιτρέπεται να αλλάξει την κατάσταση του επεξεργαστή.
- αυτή η φάση υλοποιεί την ψευδή αίσθηση της σειριακής εκτέλεσης.
- υλοποίηση μέσω της ουράς σειράς - *reorder buffer*.
- οι εντολές που είναι εγγυημένες στι εκτελούνται (π.χ. πρόβλεψη) στέλνουν τα αποτελέσματα τους από την ουρά σειράς στο A.K. (και στην μνήμη).

*MIPS R1000*

# Alpha 21264



# AMD K5

