HY-523: Εργαστήριο CAD Ψηφιακών Συστημάτων

Προαπαιτούμενα Μαθήματα: ΗΥ-220, HY-225
Θεματική Περιοχή: Α
Διδακτικές Μονάδες: 4
Συναφή Μαθήματα: ΗΥ422, ΗΥ590-24, ΗΥ590-20

---

Περιγραφή Μαθήματος

Οι Hλεκτρονικά Aυτοματοποιημένες διαδικασίες Σχεδίασης (Electronic Design Automation - EDA flows) ψηφιακών συστημάτων και τα συναφή εργαλεία σχεδίασης με τη βοήθεια υπολογιστή (computer aided design - CAD tools). Γλώσσες περιγραφής υλικού (Verilog, VHDL): επανάληψη και εμβάθυνση. Μοντέλα επιπέδου συμπεριφοράς και μοντέλα επιπέδου δομής. Προσομοίωση: αλγόριθμοι και εργαλεία. Ανάλυση χρονισμού. Επαλήθευση σχεδίασης: είσοδοι δοκιμής, επαλήθευση εξόδων, ταυτόχρονη προσομοίωση πολλαπλών μοντέλων σε διάφορα επίπεδα αφαίρεσης. Έλεγχος ψηφιακών συστημάτων και σχεδίαση για ελεγξιμότητα. Συνθέσιμες περιγραφές και αυτόματη σύνθεση υλικού (π.χ. Synopsys). Τοποθέτηση στοιχείων και δρομολόγηση συνδέσεων: εργαλεία και τεχνικές. Επαναληπτική βελτίωση σχεδίασης (back-annotation, ECO, LVS). Παραδείγματα σε τεχνολογίες FPGA και ASIC. Χρήση έτοιμων πυρήνων (IP cores), συστήματα πάνω σε ένα chip (SoC). Εργαστήριο πλήρους (συνεργατικής) σχεδίασης και επαλήθευσης ψηφιακού συστήματος μέτριας πολυπλοκότητας, με χρήση των διδασκομένων εργαλείων και για πολλαπλές τεχνολογίες στόχου (FPGA και ASIC).

---

Διαλέξεις

Οι τακτικές διαλέξεις του μαθήματος θα γίνονται κάθε Τρίτη καί Πέμπτη, από 22/9/2008 εώς 19/12/2008:

Τρίτη: 13:00-15:00, Αίθουσα Γ020 (Κεντρικό Κτήριο ΙΤΕ, στο υπόγειο)
Πέμπτη: 11:00-13:00, Αίθουσα 1ου ορόφου ΕΤΕΠ-Κ (ΙΤΕ)

---

Περιεχόμενα

1. Σημειώσεις Διαλέξεων

2. Η Εργασία

• Ομάδα 1η
• Λάμπρος Γκαβογιάννης, Νίκος Τουμανίδης, Ανδρέας Δανδουλάκης
• Ομάδα 2η
• Δημήτρης Τσαλιάγκος, Μιχάλης Χριστοφιλόπουλος, Μιχάλης Ζαμπετάκης
• Ημερομηνίες Παρουσιάσεων καί Μικρών Αναφορών
1. Εισαγωγική παρουσίαση των Συστημάτων - 16/10/2008
2. Προσομοίωση Συμπεριφοράς και προσδιορισμός Παραμέτρων Σχεδίου - 30/10/2008
3. Σύνθεση και εισαγωγή δομών Δοκιμής - 7/11/2008
4. Προσομοίωση και τελική Στατική Χρονική Ανάλυση - 14/11/2008
5. Δημιουργία διανυσμάτων και διαδικασίας Δοκιμής - 21/11/2008
6. Σχεδίαση Κάτοψης, Τοποθέτηση καί Διασύνδεση - 5/12/2008
7. Τελική προσομοίωση και Στατική Χρονική Ανάλυση - 12/12/2008
   
• Οδηγίες Τελικής Αναφοράς - ημ. παράδοσης 19/12/2008 -
  

3. Εγχειρίδια Εργαλείων

• Βρίσκονται όλα στον σχετικό κατάλογο /usr/local/vlsi/<toolname>/doc
  

4. How-to's Εργαλείων

• Synopsys DC - HOWTO

• Δημιουργία SAIF/VCD/EVCD για Ανάλυση Κατανάλωσης

• Synopsys TetraMAX - HOWTO

• SOC Encounter - HOWTO

5. Σχετικές Συνδέσεις

• DeepChip
  
• EDACafe
• EETimes
• EDABlog
  

---