


# Μνήμη Τυχαίας Προσπέλασης (Random Access Memory – RAM)

*09b (§ 9.3 - 9.8) – 23-25 Νοε. 2020 – Μανόλης Κατεβαίνης*

# Οργάνωση: Λέξεις, Διευθύνσεις

- *Λέξη (Word)*: bits που διαβάζονται ή γράφονται όλα μαζί
- *Διεύθυνση (Address)*: η θέση της λέξης μέσα στη μνήμη
- *Δεδομένα (Data)*: η περιεχόμενη πληροφορία (bits) στη θέση που υποδεικνύει η Διεύθ.
- *Random Access*: την οιαδήποτε διεύθυνση οποτεδήποτε, π.χ. όχι μόνο σειριακά (δίσκοι, ταινίες)




## Περιέχει μανταλωτές για κάθε συνδ. των bits διεύθυνσης


- «Πλήρης» («γεμάτη») μνήμη: για τον *κάθε* συνδυασμό bits της διεύθυνσης υπάρχουν αφιερωμένοι μανταλωτές
  - είτε η λέξη εκεί περιέχει «χρήσιμα» δεδομένα, είτε σκουπίδια
  - η διεύθυνση δεν είναι γραμμένη πουθενά – είναι “hardwired” στον αποκωδικοποιητή διευθύνσεων
- Σε αντίθεση με άλλες μνήμες (π.χ. κρυφές, εικονικές), ή δομές αναζήτησης δεδομένων (π.χ. hash tables, key-value stores) ή βάσεις δεδομένων – όπου η αναζήτηση & ανεύρεση των δεδομένων γίνεται με «κλειδί» πολύ περισσότερων bits, αλλά οι «κατειλημένες» θέσεις είναι πολύ λιγότερες από το πλήθος των συνδυασμών των bits του κλειδιού

# Ανάγνωση = Πολυπλέκτης

- Επιλογή μίας από τις λέξεις:
  - τα bits της επιλεγμένης λέξης πρέπει να εμφανιστούν στα σύρματα εξόδου, κάτω
- Πολυπλέκτες Ανάγνωσης:
  - κάθε σύρμα εξόδου δεδομένων επιλέγει ένα από τα bits της στήλης του για να το εμφανίσει στον έξω κόσμο (κάτω)
  - κάθε σύρμα εξόδου είναι ένας πολυπλέκτης




# Η αφηρημένη δομή της RAM




- Εδώ 4 λέξεις  $\times$  16 bits/w
- $4 \times 16 = 64$  μανταλωτές
- Πολυπλέκτης Ανάγνωσης
- Τα δεδομένα εγγραφής τα βλέπουν όλες οι λέξεις, αλλά:
  - Γράφονται το πολύ σε μία λέξη
  - Έλεγχος εγγραφής βάσει Διεύθυνσης και Επίτρεψης Εγγραφής, *WE*

## Μία Στήλη: πολυπλέκτης ανάγνωσης




- Εδώ: μνήμη 4 λέξεων
- Βλέπουμε τη μία από τις στήλες
- Μανταλωτές τύπου D και τρικάτάστατοι οδηγητές
  - στην πραγματικότητα, μαζί ο μανταλωτής και ο οδηγητής με ένα πανέξυπνο και πολύπλοκο αναλογικό κύκλωμα με έξι (6) μόνον τρανζιστορς!
  - Στατική RAM (Static RAM – SRAM): διατηρεί τα δεδομένα όσο έχει τροφοδοσία (αντίθετα με DRAM που θέλει refresh)



## Ανάγνωση: όλες οι στήλες

- Εδώ: 8 λέξεις × 4 bits/word
- Βλέπουμε όλες τις στήλες
- Κοινό σήμα ελέγχου ανάγνωσης για όλα τα bits της ίδιας λέξης ("*word line*")
- Σύρμα δεδομένων ανά bit της λέξης που διαβάζουμε ("*bit line*")


## Εγγραφή (όλες οι στήλες)






- Ίδια: 8 λέξεις  $\times$  4 bits/w
- Όλες οι στήλες
- Κοινό σήμα ενεργοποίησης εγγραφής για όλα τα bits της ίδιας λέξης (“*word line*”)
- Σύρμα δεδομένων ανά bit που θα γράψουμε (“*bit line*”)




## Όλη η Μνήμη



- Ίδια: 8 λέξεις  $\times$  4 bits/w
- Κοινός αποκωδικοπ. διευθύνσεων για αναγνώσεις και εγγραφές
  - μόνο μία προσπέλαση κάθε φορά – είτε ανάγνωση, είτε εγγραφή
- Ανάγκη για σήμα Επίτρεψης Εγγραφής (Write Enable – *WE*)


contents at address 00001:   
 contents at address 01110:   
 contents at address 10011: 

# Μνήμη πολλαπλών Chips




- Κάθε chip:  $8 \text{ λέξεις} \times n \text{ bits/word}$
- Ολόκληρη:  $32 \text{ λέξεις} \times 2n \text{ bits/word}$
- ⇒ 4 «όροφοι» από chips κατακόρυφα  
 2 chips «πλάτος» οριζόντια  
 – ανάγν./εγγρ. σε δύο chips κάθε φορά
- Διεύθυνση ολόκληρης της μνήμης = 5 bits (για  $32 = 2^5$  λέξεις):
  - 2 MS bits: ποιόν «όροφο» ενεργοπ.
  - 3 LS bits: ποιά λέξη μέσα στο κάθε ενεργοποιημένο chip

# Αμφίδρομοι Ακροδέκτες Δεδομένων σε chips Μνήμης



- Οι μεγάλες μνήμες είναι μονόπορτες
    - μία μόνο πρόσβαση κάθε φορά, σε μία διεύθυνση, είτε ανάγνωση, είτε εγγραφή, όχι και τα δύο
    - δίπορτες κοστίζουν  $\approx x2$ , λόγω word & bit lines  $x2$   
 $\Rightarrow$  χωριστοί ακροδέκτες  $D_{in}-D_{out}$  θα ήταν σπατάλη
- $\Rightarrow$  Αμφίδρομα, τρικατάστατα Data pins
- Chip Select (CS): ενεργοποίηση *όλου* του chip
  - Output Enable (OE): ενεργοπ. τρικατάστατων
    - μόνον όταν δεν κάνουμε ταυτόχρονα και εγγραφή
  - Αρνητική πολικότητα των σημάτων ελέγχου: επειδή στις παλαιές τεχνολογίες η μετάβαση από 1 σε 0 ήταν ταχύτερη από την μετάβαση από 0 σε 1...



## Μνήμη πολλών Chips με τρικατάστατα Data pins

- Παράδειγμα με τα chips PD43256B του Εργαστηρίου: 32K x 8 το καθένα
- Ολική μνήμη 128K x 16 (128=4x32, 16=2x8)
- Data pins συνδέονται απευθείας
- LS bits διεύθυνσης (όσα χρειάζονται) κοινά για όλα τα chips
- Chip Select (CS) από την αποκωδικοποίηση των MS bits διεύθυνσης
- Write Enable (WE) κοινό για όλους, χάρις στο εσωτερικό AND με CS
- Ομοίως για Output Enable (OE)